Sony Japan | 技術情報｜高性能プロセッサ “Cell（セル）” の半導体技術

Technology

Activity

R&D

Others

　高度なブロードバンド・メディア処理をスーパーコンピューター並みの高性能で実現することを可能にしたCell Broadband Engine™（Cell/B.E.)。ソニー、ソニー・コンピュータエンタテインメント、東芝、IBMの4社により共同開発された高性能プロセッサだ。その高い演算性能は、IBMの半導体技術と高性能サーバーに使用されている先進多重処理技術や、ソニーグループのコンピュータエンタテインメントシステム技術、東芝の半導体技術を融合することにより実現した。開発の出発点は「プレイステーション 3」に搭載するプロセッサだったが、テレビやハイビジョンレコーダーなどのAV機器、サーバーなどにも応用できるよう、当初から汎用性を持たせた設計となっており、今後の応用が期待されている。

Cell/B.E.の構造
強固なセキュリティ機能を搭載したSPE
巨大なコンピューターシステム「グリッドコンピューティング」
今後の技術展開
SIGGRAPH2007に技術出展

Cell/B.E.の構造

　Cell/B.E.は、1つのCPUダイ上に、汎用処理を担当するプロセッサ「PowerPC Processor Element（PPE）」と、マルチメディア処理を担当するプロセッサ「Synergistic Processor Element（SPE）」という2種類のプロセッサコアで構成される、ヘテロジニアスマルチコアプロセッサである（ヘテロジニアス : 非対称、異種混合の意）。このうちSPEは複数搭載できる設計になっており、1個のPPEと8個のSPEを搭載するのが基本形となる。この状態で集積されるトランジスタ数は実に2億3,400万個にもおよぶ。また、動作周波数は4GHzを超えるクロックスピードを実現※しており、圧倒的な処理能力を発揮する。

　「プレイステーション 3」に採用されているCell/B.E.では、1個のPPEと7個のSPEを搭載（物理的には8個のSPEを搭載しているが、稼働は7個となっている）。動作クロックは3.2GHzで、浮動小数点演算性能は200GFLOPSを超える。

※初期テストでの評価による

PPE
PowerPC Processor Element

PPU（PowerPC Processor Unit）
PowerPCをベースとするプロセッサコア

L1（L1キャッシュ）
PPUの処理速度とメインメモリの転送速度の差を埋めるために、PPUで処理する命令やデータを一時的に保存する非常に高速なメモリ。32KバイトのL1データキャッシュと32KバイトのL2命令キャッシュの合計64Kバイトを搭載

L2 Cache（L2キャッシュ）
L1キャッシュ同様、PPUで処理するデータを一時的に保存するメモリ。L1キャッシュよりも低速だが容量は512Kバイトと多く、L1キャッシュの容量不足を補う役割を果たす

SPE
Synergistic Processor Element

SPU（Synergistic Processor Unit）
SPEの心臓部となるプロセッサコア

LS（Local Store）
SPEで処理する命令やデータを保存するローカルメモリ。容量は256Kバイト。SPEには、このLSに外部からのアクセスを遮断する機能が用意されており、強固なセキュリティが実現できる

MFC（Memory Flow Controller）
SPEのメモリアクセスを制御するコントローラ。DMAコントローラも内蔵しており、外部コントローラを介さずメインメモリにアクセスできる

EIB
Element Interconnect Bus
Cell/B.E.の各要素間の通信を執り行うチップ内部バス

Flex IO
I/Oコントローラ

Memory Interface Controller
メモリインタフェースコントローラ

IIC（Internal Interrupt Controller）
内蔵割り込みコントローラ

Bridge Chip
各種外部I/Oを提供するコントローラチップ

GPU
グラフィックスコントローラ。「プレイステーション 3」ではRSX©と呼ばれるGPUが接続される

XDR DRAM
Rambus社が開発した高速DRAM。3.2GHz駆動でデータ帯域幅は25.6Gバイト/秒となる

I/O
Input/Output「入出力」の略

●PowerPC Processor Element
　PowerPC Processor Element（PPE）は、PowerPCアーキテクチャの汎用プロセッサで、主にOSの実行やSPEのタスク管理などを行う。PPEには、32KバイトのL1データキャッシュと32KバイトのL1命令キャッシュ、512KバイトのL2キャッシュが用意されている。また、 SMT(Simultaneous Multithreading)機能も搭載しており、2つのスレッドを同時に実行できる。

●Synergistic Processor Element
　Synergistic Processor Element（SPE）は、映像や音声などマルチメディア処理を主に行うプロセッサ。1回の命令で複数のデータに対し同じ処理を同時に行える SIMD（Single-Instruction, Multiple-Data）型プロセッサとなっており、32ビット単精度浮動小数点演算を4個、64ビット倍精度浮動小数点演算を2個、32ビット整数演算を4個それぞれ同時に処理できる。128ビットのレジスタを128本搭載するとともに、「Local Store」と呼ばれる命令・データ格納用メモリを256Kバイト搭載している。また、「Memory Flow Controller (MFC) 」と呼ばれるメモリ制御ユニットにはDMAコントローラ※が搭載されており、外部のコントローラを経由することなくSPE単体でメインメモリにアクセスできる。

※　マザーボード上にあるメモリ等が、CPUを介すことなくデータ転送を行う「DMA転送」の通信制御を行う部分。

●メモリインターフェイス
　Cell/B.E.には、高性能汎用メモリXDR DRAMをサポートするメモリインターフェイスがデュアルチャネルで用意されている。「プレイステーション 3」に搭載されているXDR DRAMは3.2GHz駆動で、データ帯域幅は25.6Gバイト/秒となる。

●I/Oコントローラ
　I/Oコントローラには、外部の描画プロセッサ（「プレイステーション 3」におけるRSX®※）や、汎用ストレージデバイスなどを接続する外部I/Oブリッジチップが接続される。

※　ソニー・コンピュータエンタテインメントとNVIDIAコーポレーションが共同開発したグラフィックスプロセッサ

●Element Interconnect Bus
　Cell/B.E.に搭載されているPPEおよびSPE、メモリインターフェイス、I/Oコントローラは、Element Interconnect Bus（EIB）と呼ばれる内部バスに接続されている。EIBは、16バイト×4本のリング型という特殊な構造になっており、2本が時計回り、2本が反時計回りにデータを送信する。リング型構造は、SPEを拡張しやすく帯域を確保しやすい点が特長であり、データ帯域幅は1サイクルあたり最大96バイト（3.2GHz駆動時には307.2Gバイト/秒）である。

強固なセキュリティ機能を搭載したSPE

　SPEには、著作権保護対策などのために、命令やデータを保存するLocal Storeへのアクセスを遮断する機能が備えられている。あるSPEがLocal Storeへのアクセスを遮断すると、そのSPEが全ての処理を完了しアクセス遮断を解除するまで、PPEや他のSPEはLocal Storeに一切アクセスできなくなる。これにより、処理中の命令やデータは外部から完全に保護されることになり、優れたセキュリティ性が確保できる。これは、ゲームだけでなく、Blu-ray Discの「AACS」をはじめとするデジタル著作権管理（DRM）を考慮してのもの。こういった強固なセキュリティ機能があるからこそ、 Cell/B.E.は「プレイステーション 3」以外のさまざまなマルチメディア機器に応用できる可能性があるのだ。

巨大なコンピューターシステム「グリッドコンピューティング」

　Cell/B.E.は、単体で動作させるだけでなく、LANやインターネットに接続されているCell搭載機器を接続し、全体で1つの巨大なコンピューターシステムとして利用する、グリッドコンピューティングの実現も当初から想定されている。これにより、単体のパフォーマンスを向上させずとも、システムとしてのパフォーマンスを大幅に向上させることが可能となる。Cell/B.E.を利用したグリッドコンピューティングは、「プレイステーション 3」ですでに実施されている。米国スタンフォード大学が行っている、タンパク質の折りたたみ構造を研究する分散コンピューティングプロジェクト「Folding@home」に「プレイステーション 3」が加わっており、膨大な計算力を伴う解析を「プレイステーション 3」の端末が並列処理することで、解析にかかる時間の短縮を図っている。これは世界で最も強力な分散コンピューティングネットワークとして、ギネス世界記録に認定されるほど。このようにCell/B.E.では巨大な処理能力が実現されている。

図2 Folding@home

今後の技術展開

図3 Cellの拡大写真

　Cell/B.E.は、当初はプロセスルール90nmで製造されていたが、2007年にはプロセスルール65nmでの製造が開始されている。プロセスルールが微細化されると、消費電力が低減されることに加え、1枚のシリコンウエハから製造できるチップ数が増えるためにコストの削減も実現できる。消費電力の低減およびコストが削減されれば、「プレイステーション 3」だけでなく、その他のさまざまな機器での利用も容易になる。ソニーグループでは、「プレイステーション 3」以外でのCellの応用も進めていく予定である。

SIGGRAPH2007に技術出展

　なお、2007年米国で開催された「SIGGRAPH2007※」では、ソニーは高性能マイクロプロセッサCell/B.E.とグラフィックスプロセッサRSX©の搭載により、大規模な計算の高速処理を可能にし、小型化・低消費電力化を実現した高速演算性能 "Cell Computing Board"を技術出展した。この技術を通して、コンピュータ・グラフィックスなどの画像処理アプリケーションから科学技術計算まで、膨大な計算量を必要とするマルチメディア・コンピューティングへの新たなソリューションの可能性を提示している。

※	SIGGRAPH 2007 （Special Interest Group on Computer Graphics）
	米国ACM(Association for Computing Machinery）主催によるコンピュータ・グラフィックス、インタラクティブテクニック関連で世界最大規模の国際会議。

Vol.4 Cellという夢のプロセッサ

「プレイステーション」公式サイト