ニュースリリース

コンテンツメニュー
ここに掲載されている情報は、発表日現在の情報です。
検索日と情報が異なる可能性がございますので、 あらかじめご了承ください。
2004年09月07日

デジタルHDビデオカメラレコーダー「HDR-FX1」を支える半導体技術
新開発「1080i対応HD CCD」や「HDコーデックエンジン」などを開発

 ソニー株式会社は、民生用として世界初となる 1080i 方式対応デジタルHD ビデオカメラレコーダー「HDR-FX1」を開発しました。同機には、ソニーの最先端回路技術を用いた様々な新開発半導体が搭載されています。

 今回発売する「HDR-FX1」には、ソニーが得意とするイメージングデバイス技術を活用して、民生用で世界初となる総画素数112万画素ハイビジョン「1080i対応HD CCD」や、膨大な情報量のハイビジョン映像信号を高画質かつ高速・低消費電力でMPEG2圧縮伸長する「HDコーデックエンジン」などを開発し搭載しました。

  • 総画素数112万画素「1080i対応HD CCD」
    総画素数112万画素
    「1080i対応HD CCD」
  • 「HDコーデックエンジン」
    「HDコーデックエンジン」

民生用初の「1080i対応HD CCD」

 アスペクト比16:9の1080iハイビジョン撮影を可能にする民生用として初の「1080i対応HD CCD」を新開発しました。総画素数112万画素による高精細なハイビジョン撮影を可能にするとともに、感度やスミア特性などにおいても高い基本性能を実現しています。「HDR-FX1」では、本CCDを3枚用いる"3CCDカメラシステム"を採用しており、レンズからの入射光を光の3原色(赤・緑・青:RGB)に分光し、3板のCCDでそれぞれ独立して撮像するため、より高解像度で色再現性に優れたハイビジョン撮影を可能にします。

主な仕様

イメージサイズ 対角6.0mm (1/3型)、アスペクト比16:9
総画素数 1012(水平) × 1111(垂直) 約112万画素
有効画素数 972(水平) × 1100(垂直) 約107万画素
ユニットセルサイズ 5.45µm(水平) × 2.725µm(垂直)
最低被写体照度 6ルクス
感度(F8) 440mV
スミア -107dB
パッケージ 14pinプラスチックメタルパッケージ
外形寸法 10.0mm(縦高さ) × 10.0mm(横幅) × 6.8mm(厚さ奥行)

HDV規格対応「HDコーデックエンジン」

 4つの主要LSI群(ベースバンドシグナルプロセッサ、HD-MPEGビデオエンコーダ、 HD-MPEGビデオデコーダ、HDVストリームプロセッサ)から構成されるHDV規格のコアとなる信号処理エンジンです。これらの高性能LSI群は、「HDR-FX1」の高性能・高機能を実現するために、最先端の半導体設計技術を用いて、全てが新たに開発されました。

○ベースバンドシグナルプロセッサ:
カメラ部から入力した映像に対して、ノイズリダクションや各種信号処理を行う LSIです。ハイビジョン信号を標準テレビ信号に変換するダウンコンバート機能も搭載しています。

プロセスルール
ゲート数
消費電力
その他
180ナノメートル 約200万ゲート 700mW 18Mbit DRAM内蔵

○HD-MPEGビデオエンコーダ:
膨大な情報量を有するハイビジョン映像を高画質にMPEG2圧縮するエンコーダLSIです。録画撮影時に機能するエンコーダLSIとして200mWの低消費電力化を実現することで、ビデオカメラに求められる長時間撮影に寄与しています。

130ナノメートル 約150万ゲート 200mW MPEG2 MP@HLエンコーダ

○HD-MPEGビデオデコーダ:
MPEG2信号をハイビジョン映像信号に変換するLSIです。MPEG2信号が不得意とするスチルやスロー、コマ送りなどの特殊再生でも安定した映像を出力します。

180ナノメートル 約70万ゲート 320mW ---

○HDVストリームプロセッサ:
記録再生時のエラー訂正用信号などのHDV規格に必要な様々なデータを付加するLSIです。大容量36MビットDRAMとCPUを内蔵するC言語を用いて開発されたシステムLSIです。

180ナノメートル 約120万ゲート 200mW 長崎TECで生産

 ソニーでは、半導体を製品の付加価値の核となる重要なデバイスとして位置付けています。様々な半導体設計技術やプロセス技術などの積極的な開発とともに、製品と密接に連携した高性能・高機能半導体の開発を進めることで、今後もより優れた製品開発を目指します。


※HDVおよびHDVロゴはソニー株式会社と日本ビクター株式会社の商標です。

このページの先頭へ