報道資料
ここに掲載されている情報は、発表日現在の情報です。
検索日と情報が異なる可能性がございますので、 あらかじめご了承ください。

2018年04月10日

平成30年度 科学技術分野の文部科学大臣表彰 科学技術賞を受賞

積層型多機能CMOSイメージセンサー構造の開発により次世代イメージセンサーのさらなる多機能化を促進する技術の確立と発展に貢献

この度、ソニーグループの社員である梅林 拓と髙橋 洋、庄子 礼二郎の計3名に対し、平成30年度 科学技術分野の文部科学大臣表彰 科学技術賞(開発部門)が授与されることとなりましたのでお知らせします。

「平成30年度 科学技術分野の文部科学大臣表彰 科学技術賞(開発部門)」受賞者

ソニーセミコンダクタソリューションズ株式会社 デバイス開発部門

梅林 拓(うめばやし たく)
髙橋 洋(たかはし ひろし)

ソニーセミコンダクタマニュファクチャリング株式会社 MIS製品部門

庄子 礼二郎(しょうじ れいじろう)

「科学技術分野の文部科学大臣表彰 科学技術賞(開発部門)」は、我が国の社会経済、国民生活の発展向上等に寄与し、実際に利活用されている(今後利活用が期待されるものを含む)画期的な研究開発若しくは発明を行った者に贈られる賞です。

積層型多機能CMOSイメージセンサー構造の開発は、スマートフォンをはじめとしたさまざまな端末に搭載されるカメラ機能の多機能化に貢献し、その業績が評価され、今回の受賞に至りました。本開発に係る特許発明は、平成28年度の全国発明表彰(主催:公益社団法人 発明協会)において「内閣総理大臣賞」を受賞しており、今回の受賞は公益社団法人 発明協会の推薦によるものです。

本開発は、従来の裏面照射型CMOSイメージセンサーの支持基板の代わりに信号処理回路が形成されたチップを用い、その上に裏面照射型画素が形成された画素部分を重ね合わせた積層構造のCMOSイメージセンサーの量産化に成功しました。この積層構造により、小さなチップサイズで大規模な回路の搭載が可能となることに加え、独立形成が可能となった画素部分と回路部分は、それぞれに特化した製造プロセスを採用できるため、小型化・高画質化・高機能化を同時に実現できます。さらに、回路が形成されたチップに先端プロセスを採用することで、信号処理の高速化・低消費電力化を図ることができます。

現在、この積層型CMOSイメージセンサーは、小型化・高性能化が求められるスマートフォンなどの携帯端末や、多くのデジタルカメラで採用されています。今後もさらなる性能の向上により、イメージセンサーをはじめとするさまざまなセンシングデバイス(半導体素子)の高機能および多機能化を促進する基本技術として、応用されることが期待されています。

イメージ図:従来の裏面照射型CMOSイメージセンサーと積層型CMOSイメージセンサーの構造比較

今後も当社は、科学技術の研究開発を推進し、画期的な技術の実現に取り組むことで、お客様に感動をもたらす製品やサービスを提供してまいります。

このページの先頭へ