報道資料
ここに掲載されている情報は、発表日現在の情報です。
検索日と情報が異なる可能性がございますので、 あらかじめご了承ください。

2019年3月18日

ソニー独自の裏面照射型画素構造のグローバルシャッター機能を搭載し、
高い撮像性能と小型化の両立を実現した積層型CMOSイメージセンサー技術を開発

スマート化が進む産業機器の生産性向上に貢献

ソニー株式会社
ソニーセミコンダクタソリューションズ株式会社

ソニーは、産業の高度化、工場のスマート化・自動化の流れを受け、より高精度で高速な処理が求められる製造・検査・物流などの産業機器向けに、歪みの無い高い撮像性能と小型化の両立を実現する独自の裏面照射型画素構造のグローバルシャッター機能を搭載した積層型CMOSイメージセンサー技術“Pregius S(プレジウス エス)”の開発に成功しました。
本技術は、2019年3月20日から上海で開催されるVision China Shanghai 2019で紹介します。

従来のグローバルシャッター機能を搭載したCMOSイメージセンサーは、フォトダイオードの隣に形成したメモリー部に一時的に電荷信号を蓄えることで、行毎の読み出し時間のずれによる画像の歪み(フォーカルプレーン歪み)を解消しています。表面照射型CMOSイメージセンサーは、フォトダイオードを形成するシリコン基板の上に配線層があり、メモリー部に一時的に蓄えた電荷信号を、漏れ光から保護するための遮光部を形成しやすいメリットがありました。そのため、従来のグローバルシャッター機能搭載のCMOSイメージセンサーは、表面照射型画素構造が採用されていました。一方、フォトダイオード上部の配線が入射光の妨げになることが、画素の小型化において課題となっていました。
ソニーは、感度特性に優れる裏面照射型で、グローバルシャッター機能を実現する独自の画素構造を開発し、小型化の課題を解決しました。通常、画素を微細化すると感度や飽和特性は低下しますが、今回それを維持しながら、画素サイズを2.74µmに微細化することで、従来の表面照射型CMOSイメージセンサー※1に比べて、約1.7倍の高解像度化を実現しました。これにより、製造・検査・物流などにおいて、対象物をより広範囲、高精度に測定・検査することが可能になります。また、裏面照射型画素構造が持つ配線レイアウトの高い自由度により、従来※1比約2.4倍の高速性を実現し、測定や検査工程の時間短縮などの大幅な生産性向上に貢献します。加えて、様々な信号処理回路を搭載できる積層型構造を活用することで、測定・検査画像の必要な部分だけの信号処理などを従来※1よりも小型で実現することが可能となります。これにより、後段処理の負荷の軽減や、保持するデータ量の削減などができ、省エネで高効率なシステムの実現に貢献します。

ソニーは、今回開発した独自の裏面照射型画素構造のグローバルシャッター機能を搭載した積層型 CMOSイメージセンサーを、積層する信号処理回路の派生展開等も含めて、今後様々な産業機器や高度道路交通システムなどへの採用に向けて商品開発を進めてまいります。本開発品は、2019年の夏以降にサンプルを出荷予定です。

  • ※1:当社の1.1型有効約1200万画素表面照射型CMOSイメージセンサー『IMX253』と、本技術を適用した1.1型サンプルとの比較。

チップ断面イメージ図

主な特長

1)独自の裏面照射型画素構造グローバルシャッター機能により、歪みの無い高い撮像性能と小型化の両立を実現

感度特性に優れる裏面照射型でグローバルシャッター機能を実現する独自の画素構造を開発し、高い撮像性能と小型化の両立を実現。感度や飽和特性を維持しながら、画素サイズを従来※1の3.45µm から2.74µmに微細化することで、従来の有効1200万画素※2の表面照射型CMOSイメージセンサー※1に比べて、約1.7倍の高解像度化が可能となり、より広範囲、高精度な測定・検査を実現します。また、裏面照射型画素構造が持つ配線レイアウトの高い自由度により、従来※1比約2.4倍の高速性が可能になり、測定や検査工程の時間短縮などの大幅な生産性向上に貢献します。

  • ※2:イメージセンサーの有効画素規定方法に基づく。
従来※1構造での撮像画像イメージ
(1200万画素×3枚)
新構造での撮像画像イメージ
(2000万画素×約4枚)
  • 撮像面積 約1.7倍(1200万画素→2000万画素)
  • 撮像枚数 約1.4倍(3枚→約4枚)
  • ----------------------------------------------------------
  • 高速性(出力データレート)約2.4倍

2)積層構造の活用による小型化、高機能化の実現

積層構造を活用することで、様々な信号処理回路の搭載が可能となり、CMOSイメージセンサーの小型化、高機能化を図っています。撮像データから必要な情報のみを抽出するデータ最適化機能(スマートROI、セルフトリガ、圧縮処理、合成処理等)を積層する信号処理回路に組み込むことで、従来※1よりも小型でありながら、後段の処理の負荷軽減や、保持するデータ量の削減などができ、省エネで高効率なシステムの実現に貢献します。
今後“Pregius S”の技術を活かし、積層する信号処理回路の派生展開を含めて、CMOSイメージセンサーの新たな産業で必要となる機能の搭載など、さらなる高機能化を図ってまいります。

撮像性能※1

  • 画素数
    約1.7倍
  • 量子効率(Peak QE)
    +20%
  • 飽和信号量(単位面積当たり)
    +44%
  • ダイナミックレンジ
    +12%
  • 光入射角依存特性(入射角20°の光に対する感度)
    約2倍
  • 高速性(出力データレート)
    約2.4倍
このページの先頭へ