SONY

メニュー
サイト内検索ボタン

サイト内検索エリアを開く

報道資料
ここに掲載されている情報は、発表日現在の情報です。
検索日と情報が異なる可能性がございますので、 あらかじめご了承ください。

2020年2月19日

ソニーとProphesee(プロフェシー)
業界最小※1画素、業界最高※1HDR特性の積層型イベントベースビジョンセンサーを開発

ソニー株式会社
ソニーセミコンダクタソリューションズ株式会社
Prophesee S.A.

  • ※1:積層型イベントベースビジョンセンサーにおいて。2020年2月19日広報発表時点。

ソニーとプロフェシーは、業界最小※1となる画素サイズ4.86μmで業界最高※1124dB以上のHDR特性を実現する積層型イベントベースビジョンセンサーを共同で開発しました。
本成果は、2020年2月16日(日)から米国サンフランシスコで開催されているISSCC(国際固体素子回路会議)において発表しました。

積層型イベントベースビジョンセンサーは、各画素の輝度変化を非同期で検出し、変化したデータのみを座標および時間の情報と組み合わせて出力するため、高効率で高速、低遅延なデータ出力が可能です。
本開発品は、ソニーが保有するCu-Cu(カッパー・カッパー)接続※2を用いた積層型CMOSイメージセンサーの小型、低照度での高感度などの技術と、プロフェシーが保有するMetavision®(メタビジョン)の高時間分解能、高出力のデータ読み出しなどのイベントベース方式のビジョンセンシング技術を組み合わせることにより、低消費電力で小型ながら高解像度で高速、高時間分解能を実現したビジョンセンサーです。
本開発品は、幅広い環境、状況下での素早い動体の検出など、さまざまなマシンビジョン用途に適しています。

  • ※2:画素チップ(上部)とロジックチップ(下部)を積層する際に、Cu(銅)のパッド同士を接続することで電気的導通を図る技術。画素領域の外周の貫通電極により、上下のチップを接続するTSV(シリコン貫通電極)に比べて、設計自由度や生産性の向上、小型化、高性能化などが可能。2016年12月に米国サンフランシスコで開催されたIEDM(国際電子デバイス会議)で発表。

チップ写真

Pixel array 1280 × 720 画素チップ
Pixel circuitry array 1280×720. bias generation+power management. analog periphery. digital core+memory. digital core ロジックチップ

開発品の主な特徴

  1. 業界最小※1画素サイズ4.86μmのイベントベース方式の積層型による小型、高解像度
    画素チップ(上部)と、非同期デルタ変調方式を用いた輝度変化を検出する信号処理回路を組み込んだロジックチップ(下部)を分割して配置。両チップを画素ごとにCu-Cu(カッパー・カッパー)接続※2を用いて導通し、積層。業界最小※1の画素サイズ4.86μmに加えて、ロジックチップには微細な40nmプロセスを採用し高集積化を図ることで、1/2型で1,280×720のHD解像度を実現。
  2. 高い開口率※3による業界最高※1124dB以上のHDR特性
    裏面照射型画素と一部のN型MOSトランジスタのみを画素チップに搭載し、開口率※3を77%に高めたことで、業界最高※1 124dB以上のHDR特性を実現。長年のCMOSイメージセンサー開発で培った高感度、低ノイズ技術により、低照度(40mlx)でのイベント検出が可能。
  • ※3:1画素当たりに光入射面側からみた開口部分(遮光部以外)の割合

画素イメージ

従来品
本開発品

3. 高時間分解能、高出力でのイベントデータ読み出し

フレームベース方式ではフレームレートに応じて一定の間隔で全体の画像を出力するのに対し、イベントベース方式では行方向調停回路※4を用いて非同期で画素データを選択。時間情報を1μ秒単位の精度で輝度変化が起こった画素アドレスに付加することで、高時間分解能でのイベントデータ読み出しを確保。さらに、イベントごとに輝度変化の両極性、時間、座標のデータ(x/y)を効率的に圧縮することで、1.066Geps※5の高出力イベントレートを達成。

  • ※4:輝度変化が起こった複数の画素からの要求に対して、Y軸方向の優先順位を決定する回路。
  • ※5:1秒当たりのイベント数(events per second)。

イベントデータの読み出しイメージ

ボールの軌道
フレームベース方式のセンサー
イベントベース方式のセンサー

撮像画像例1

  • 夜間に撮像
従来カメラ
イベントベース方式

撮像画像例2

  • 夜間に撮像
従来カメラ
イベントベース方式

主な仕様

プロセス技術 90nm BI CIS on 40nm CMOS
供給電力 2.5, 1.1(V)
解像度 1280×720
画素サイズ 4.86(µm) x 4.86 (µm)
開口率 >77%
消費電力 100kEPS 32(mW)
300MEPS 73(mW)
電力/画素 35(nW)
エネルギー/イベント 137(pJ)
最大イベントレート 1066(MEPS)
タイムスタンプ分解能 1(µs)
コントラスト感度 15.7(% contrast)
低照度限界点 40(mlx)
ダイナミックレンジ >124dB
このページの先頭へ